Drukuj Eksport do pliku (MS Word)
Nazwa przedmiotu:
Procesory sygnałowe - architektura i programowanie
Koordynator przedmiotu:
Marek NAŁĘCZ
Status przedmiotu:
Fakultatywny dowolnego wyboru
Poziom kształcenia:
Studia I stopnia
Program:
Elektronika
Grupa przedmiotów:
Przedmioty techniczne
Kod przedmiotu:
PSAP
Semestr nominalny:
7 / rok ak. 2015/2016
Liczba punktów ECTS:
5
Liczba godzin pracy studenta związanych z osiągnięciem efektów uczenia się:
30 Obecność na wykładach 3 Przygotowanie do wykładów (powtórzenie materiału przed każdym wykładem) 15 Obecność na laboratoriach 24 Przygotowanie do laboratoriów (3 terminy oceniane) 50 Samodzielna praca nad projektem w domu z wykorzystaniem symulatora DSP 15 Uruchamianie projektu w laboratorium na rzeczywistym sprzęcie DSP 2 Konsultacje z wykładowcą 8 Konsultacje z prowadzącym projekt 2 Konsultacje z prowadzącym laboratoria 9 Przygotowanie do egzaminu (przy założeniu jednokrotnego zdawania) 1 Obecność na egzaminie (przy założeniu jednokrotnego zdawania) RAZEM 159
Liczba punktów ECTS na zajęciach wymagających bezpośredniego udziału nauczycieli akademickich:
30 Obecność na wykładach 15 Obecność na laboratoriach 15 Uruchamianie projektu w laboratorium na rzeczywistym sprzęcie DSP 2 Konsultacje z wykładowcą 8 Konsultacje z prowadzącym projekt 2 Konsultacje z prowadzącym laboratoria RAZEM 72 => 2.4 ECTS
Język prowadzenia zajęć:
polski
Liczba punktów ECTS, którą student uzyskuje w ramach zajęć o charakterze praktycznym:
15 Obecność na laboratoriach 24 Przygotowanie do laboratoriów (3 terminy oceniane) 50 Samodzielna praca nad projektem w domu z wykorzystaniem symulatora DSP 15 Uruchamianie projektu w laboratorium na rzeczywistym sprzęcie DSP RAZEM 104 => 3.5 ECTS
Formy zajęć i ich wymiar w semestrze:
  • Wykład30h
  • Ćwiczenia0h
  • Laboratorium15h
  • Projekt15h
  • Lekcje komputerowe0h
Wymagania wstępne:
Programowanie Systemy komputerowe Podstawy techniki mikroprocesorowej
Limit liczby studentów:
32
Cel przedmiotu:
W wyniku zaliczenia przedmiotu student nabywa wiedzę o architekturach sprzętowych i programowych różnych procesorów sygnałowych oraz umiejętność efektywnego programowania takich procesorów w języku asemblera.
Treści kształcenia:
• Wykład: Definicja procesorów DSP. Cechy charakterystyczne. Zarys historii. Modelowa architektura. Klasyfikacja. Miary wydajności. Architektura typu Harvard. Architektura rodziny DSP563xx (Motorola). Stałoprzecinkowa arytmetyka ułamkowa. Tryby adresowania procesorów rodziny DSP563xx. Bufory kołowe. Adresowanie w odwróconym porządku bitów. Równoległość operacji arytmetycznych i adresowych. Rejestry i model programowy rodziny DSP563xx. Lista rozkazów. Pętle sprzętowe i instrukcje predykatowe. Składnia języka asemblera procesorów rodziny DSP563xx. Wykorzystanie wewnętrznej równoległości procesorów DSP. Programowanie potokowe, rozwijanie pętli. Identyfikacja czynników ograniczających efektywność programu. Stany przetwarzania procesora DSP56321. Wewnętrzny potok procesora. Krótkie i długie procedury obsługi przerwań. Interfejsy równoległe procesora DSP56321. Interfejsy szeregowe procesora DSP56321. Interfejs uruchomieniowy OnCE/JTAG. Kontroler DMA i koprocesor filtracji cyfrowej procesora DSP56321. Historyczne procesory zmiennoprzecinkowe rodzin TMS320C3x i TMS320C4x (Texas Instruments). Architektura, lista rozkazów, tryby adresowania. Środowisko programowe języka C. Stos, ramka, sterta. Łączenie języka C z asemblerem. Współczesne procesory zmiennoprzecinkowe rodziny SHARC (ADSP-2116x) (Analog Devices). Systemy wieloprocesorowe. Zagadnienia efektywnej wymiany danych przez wspólną magistralę i połączenia dedykowane. Tryb SIMD. Architektura typu VLIW na przykładzie współczesnych procesorów DSP rodzin: TMS320C6x (Texas Instruments) i Tiger SHARC (Analog Devices). Procesory wielordzeniowe. Historyczny procesor DSP rodziny TMS320C8x (Texas Instruments). Współczesny procesor CELL. Procesory graficzne (Nvidia, ATI/AMD). • Projekt: 0. Uzgodnienie tematu. 1. Opracowanie koncepcji i algorytmu. 2. Napisanie programu. 3. Uruchomienie i testowanie programu. 4. Dopracowanie kodu programu i dokumentacji końcowej. • Laboratoria: 0. Zapoznanie się ze sprzętem i oprogramowaniem. 1. Przesuwanie widma sygnału akustycznego. 2. Oscyloskop cyfrowy, logarytmowanie. 3. Analizator widma sygnałów akustycznych.
Metody oceny:
Laboratorium 0 (0÷1 pkt.) Laboratorium 1 (0÷13 pkt.) Laboratorium 2 (0÷13 pkt.) Laboratorium 3 (0÷13 pkt.) Projekt 1 (0÷5 pkt.) Projekt 2 (0÷10 pkt.) Projekt 3 (0÷15 pkt.) Projekt 4 (0÷5 pkt.) Egzamin - test (0÷25 pkt.)
Egzamin:
tak
Literatura:
1. Ph. Lapsley, J. Bier, A. Shoham, E. A. Lee: DSP Processor Fundamentals: Architectures and Features. BDTI, 1996. 2. M. El-Sharkawy: Digital Signal Processing Applications With Motorola's DSP56002 Processor, Prentice Hall, 1997. 3. H. V. Sorensen, J. Chen: A Digital Signal Processing Laboratory Using the TMS320C30, Prentice Hall, 1997. 4. ADSP-21000 Family Applications Handbook (Vol. 1), Analog Devices. 1995. 5. P. Pirsch: Architectures for Digital Signal Processing, John Wiley, 1999. 6. Y. Hu (ed.): Programmable Digital Signal Processors Architecture, Programming, and Applications. Marcel Dekker, 2002. 7. S. W. Smith: The Scientist & Engineer's Guide to Digital Signal Processing (2nd ed.), California Tech. Pub., 1999.
Witryna www przedmiotu:
https://studia.elka.pw.edu.pl/priv/PSAP.A
Uwagi:
• Warunkiem zaliczenia przedmiotu jest uzyskanie łącznie co najmniej 50 punktów. Oceny wystawiane są według standardowej skali (pół stopnia co 10 punktów). • Studenci, którzy w czasie trwania semestru osiągną wyniki wskazujące na osiągnięcie zakładanych efektów kształcenia w stopniu łącznie ponad dobrym, mogą zostać przez wykładowcę zwolnieni z obowiązku przystąpienia do egzaminu końcowego.

Efekty uczenia się

Profil ogólnoakademicki - wiedza

Efekt W_1
Student posiada uporządkowaną wiedzę w zakresie metodyki i technik programowania procesorów sygnałowych
Weryfikacja: Laboratoria 1, 2 i 3, projekt 1, 2, 3 i 4, egzamin
Powiązane efekty kierunkowe: K_W04, K_W10
Powiązane efekty obszarowe: T1A_W03, T1A_W07, T1A_W03, T1A_W07
Efekt W_2
Student posiada uporządkowaną wiedzę w zakresie architektury wybranych rodzin procesorów sygnałowych
Weryfikacja: Laboratoria 1, 2 i 3, projekt 1, 2, 3 i 4, egzamin
Powiązane efekty kierunkowe: K_W03, K_W10, K_W12
Powiązane efekty obszarowe: T1A_W02, T1A_W07, T1A_W03, T1A_W07, T1A_W04, T1A_W07

Profil ogólnoakademicki - umiejętności

Efekt U_1
Student potrafi napisać w języku asemblera i uruchomić za pomocą debuggera prosty program na procesor sygnałowy
Weryfikacja: Laboratoria 1, 2 i 3, projekt 1, 2, 3 i 4, egzamin
Powiązane efekty kierunkowe: K_U16, K_U18, K_U21
Powiązane efekty obszarowe: T1A_U09, T1A_U10, T1A_U12, T1A_U14, T1A_U15, T1A_U16, T1A_U09, T1A_U16, T1A_U08, T1A_U09, T1A_U13, T1A_U15, T1A_U16
Efekt U_2
Student potrafi optymalizować opracowywany kod asemblerowy przez dobór rozkazów i/lub dobór wykorzystywanych elementów architektury sprzętowej procesora sygnałowego
Weryfikacja: Laboratoria 1, 2 i 3, projekt 2 i 3, egzamin
Powiązane efekty kierunkowe: K_U16, K_U18, K_U21
Powiązane efekty obszarowe: T1A_U09, T1A_U10, T1A_U12, T1A_U14, T1A_U15, T1A_U16, T1A_U09, T1A_U16, T1A_U08, T1A_U09, T1A_U13, T1A_U15, T1A_U16

Profil ogólnoakademicki - kompetencje społeczne

Efekt K_1
Student potrafi pracować indywidualnie i w małym zespole nad niedużymi projektami dotyczącymi oprogramowania systemów wbudowanych zawierających procesory sygnałowe
Weryfikacja: Laboratoria 1, 2 i 3, projekt 1, 2, 3 i 4.
Powiązane efekty kierunkowe: K_K03, K_K04
Powiązane efekty obszarowe: T1A_K03, T1A_K04